برق 113. LECTOR روشی برای کاهش نشتی در مدارات CMOS
LECTOR , CMOS , کاهش نشتی , مدارات CMOS , Technique , Leakage Reduction , CMOS Circuits , مقاله انگلیسی برق , مقاله انگلیسی برق و الکترونیک , مقاله انگلیسی برق با ترجمه , مقاله انگلیسی برق با ترجمه فارسی
LECTOR روشی برای کاهش نشتی در مدارات CMOS
چکیده در مدارات سیموس کاهش ولتاژ آستانه به دلیل مقیاس بندی ولتاژ منتهی به جریان نشتی زیرآستانه و در نتیجه تلفات توان ایستا استاتیک می شود در اینجا ما روشی تازه به نام LECTOR برای طراحی گیت های سیموس که به nbsp طور قابل توجهی جریان نشتی را بدون افزایش تلفات توان پویا دینامیک کاهش می دهد ارایه می کنیم در روش پیشنهاد شده ما دو ترنزیستور کنترل نشتی یکی نوع n و دیگری نوع p در درون دروازه های منطقی که ترمینال گیت هر ترانزیستور کنترل نشتی LCT توسط منبع گیت دیگر کنترل می شود را معرفی می کنیم در این آرایش یکی از LCT ها منظور ترانزیستورهای کنترل نشتی همیشه به ازای هر ترکیب ورودی نزدیک به ولتاژ قطع می باشد این مقاومت مسیر Vdd به گراند را کاهش داده که این منجر به کاهش چشمگیر جریان نشتی می شود نت لیست سطح گیت مدار داده شده نخست به یک پیاده سازی گیت پیچیده ی CMOS استاتیک تبدیل شده و سپس LCT ها به منظور دستیابی به یک مدار کنترل نشتی معرفی می شوند ویژگی قابل توجه LECTOR این است که در هر دو حالت فعال و غیرفعال مدار فعال می باشد که این منجر به کاهش نشتی بهتری نسبت به روش های دیگر می شود همچنین روش ارایه شده دارای محدودیت های کمتری نسبت به دیگر روش های موجود برای کاهش نشتی دارد نتایج تجربی نشان دهنده ی یک کاهش نشتی متوسط 79. 4 درصدی را برای مدارات محک بنچ مارک MCNC’ 91 نشان می دهند
خرید و دانلود محصول
1394/08/03
LECTOR , CMOS , کاهش نشتی , مدارات CMOS , Technique , Leakage Reduction , CMOS Circuits , مقاله انگلیسی برق , مقاله انگلیسی برق و الکترونیک , مقاله انگلیسی برق با ترجمه , مقاله انگلیسی برق با ترجمه فارسی
لینک محصول
http://file-niko.zepo.ir/post/15706